SIGNAL DELAY CIRCUIT, CLOCK SIGNAL GENERATING CIRCUIT AND INTEGRATED CIRCUIT SYSTEM

Publication number: JP4105411

Publication date:

1992-04-07

Inventor:

MOGI HIROYUKI

Applicant:

TOKYO SHIBAURA ELECTRIC CO; TOSHIBA MICRO

ELECTRONICS

Classification:

- international:

H03H11/26; H03K5/13; H03L7/00; H03L7/081;

H03K5/00; H03H11/26; H03K5/13; H03L7/00;

H03L7/08; H03K5/00; (IPC1-7): H03H11/26; H03L7/00

- european:

H03K5/13D2; H03L7/081 Application number: JP19900223620 19900824

Priority number(s): JP19900223620 19900824

Report a data error here

Also published as:


EP0472211 (A1)

US5221863 (A1)

Abstract of JP4105411

PURPOSE: To always obtain a prescribed delay by applying an input signal of a prescribed frequency to a 1st delay means and controlling a delay at each delay stage by a phase locked loop comprising a charge pump circuit, a 1st delay means and a 1st logic circuit.

CONSTITUTION: When an enable signal Enable goes to H, transistors(TRs) 22, 24 in a reference current setting circuit 11 are turned on and the reference current setting circuit 11 is operative. When a current capability ratio of TRs 30, 33 is coincident with a reciprocal of the ratio of pulse width of an input signal CLKIN and an output signal (c) of a logic circuit 15, the charge flowing into a capacitor 34 and a charge flowing out thereof are equal to each other. Thus, a voltage of an output signal (d) from a low pass filter circuit 13 is set to an optional value. In this case, the ON-resistance in TRs 41, 43 of each delay stage in a delay circuit 14 receiving the signal (d) is made constant and the signal delay in each delay is made constant.



Data supplied from the **esp@cenet** database - Worldwide

19 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平4-105411

fint. Cl. 5

識別記号

庁内整理番号

43公開 平成4年(1992)4月7日

H 03 H 11/26 H 03 L 7/00

A A 8731-5 J 9182-5 J

審査請求 未請求 請求項の数 7 (全20頁)

60発明の名称

信号遅延回路、クロツク信号発生回路及び集積回路システム

②特 願 平2-223620

20出 願 平2(1990)8月24日

⑩発 明 者 茂 木

宏之

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエ

レクトロニクス株式会社内

切出 願 人

株式会补東芝

神奈川県川崎市幸区堀川町72番地

⑪出 願 人 東芝マイクロエレクト

神奈川県川崎市川崎区駅前本町25番地1

ロニクス株式会社

個代 理 人

弁理士 鈴江 武彦

外3名

明 細 書

1. 発明の名称

信号遅延回路、クロック信号発生回路及び 集積回路システム

2. 特許請求の範囲

(1) それぞれが制御信号に基づいて信号遅延時間が制御される少なくとも1個の遅延段からなり、入力信号を遅延して出力信号を得る第1の遅延手段と、

上記第1の遅延手段における信号遅延量を検出する第1の論理回路と、

容量を有し、上記入力信号及び上記第1の論理 回路の検出信号に基づいてこの容量を基準電流の それぞれ任意倍の電流で充、放電制御することに よって直流電圧を発生すると共に、このときの充、 放電電流の能力比が上記入力信号と上記第1の論 理回路の検出信号とのパルス幅の比の逆数となる ように設定されたチャージポンプ回路と、

上記チャージポンプ回路の出力を上記第1の遅延手段に制御信号として帰還する第1の帰還手段

٤,

上記制御信号に初期値を与える初期値設定手段

を具備したことを特徴とする信号遅延回路。

(2) 前記チャージボンプ回路の出力を前記第 1の遅延手段に帰還する前記第1の帰還手段の途中にローバスフィルタ回路が挿入されている請求項1記載の信号遅延回路。 (3) それぞれが制御信号に基づいて信号遅延時間が制御される少なくとも1個の遅延段からなり、入力信号を遅延する第1の遅延手段と、

上記第1の遅延手段内の遅延段と同様に構成され、上記制御信号に基づいて信号遅延時間が制御される少なくとも1個の遅延段からなる第2の遅延手段と、

上記第1の遅延手段における信号遅延量を検出 する第1の論理回路と、

容量を有し、上記入力信号及び上記第1の論理 回路の検出信号に基づいてこの容量を基準電流の それぞれ任意倍の電流で充、放電制御することに よって直流電圧を発生すると共に、このときの充、放電電流の能力比が上記入力信号と上記第1の論理回路の検出信号とのパルス幅の比の逆数となるように設定されたチャージボンブ回路と、

上記チャージポンプ回路の出力を上記第1、第2の各遅延手段に制御信号として帰還する第1の帰還手段と、

上記第2の遅延手段の出力をその入力側に帰還させ、出力クロック信号を得るための発振回路を上記第2の遅延手段と共に構成する第2の帰還手段と、

上記制御信号に初期値を与える初期値設定手段と

を具備したことを特徴とするクロック信号発生 回路。

- (4) 前記チャージポンプ回路の出力を前記第 1、第2の各遅延手段に帰還する前記第1の帰還 手段の途中にローバスフィルタ回路が挿入されている請求項3記載のクロック信号発生回路。
 - (5) それぞれが制御信号に基づいて信号遅延

上記発振問波数検出手段の出力に応じて上記チャージポンプ回路における容量の充電もしくは放電を一定期間、継続もしくは停止させる制御手段

を具備したことを特徴とするクロック信号発生回路。

- (6) 前記周波数検出手段が、前記発振回路の出力がクロック信号として、前記入力信号がリセット信号としてそれぞれ供給されるカウンタ回路で構成されている請求項5記載のクロック信号発生回路。
- (7) 前記請求項3ないし6のいずれかに記載のクロック信号発生回路が同一集積回路内に複数個数けられ、これら複数個のクロック信号発生回路内の前記各発振回路の出力を同一集積回路内の必要な箇所及び他の集積回路内に供給するように構成したことを特徴とする集積回路システム。
- 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

時間が制御される少なくとも1個の遅延段からなり、入力信号を遅延する第1の遅延手段と、

上記第1の遅延手段における入力信号に対する 信号遅延量を検出する遅延量検出手段と、

上記入力信号と上記遅延量検出手段の検出信号が供給され、両信号のパルス幅の比に応じた直流電圧を発生するチャージポンプ回路と、

上記第1の遅延手段内の遅延段と同様に構成され、上記制御信号に基づいて信号遅延時間が制御される少なくとも1個の遅延段からなる第2の遅延手段と、

上記チャージボンブ回路の出力を上記第1、第2の各選延手段に制御信号として帰還する第1の帰還手段と、

上記第2の遅延手段の出力をその入力側に帰還させ、出力クロック信号を得るための発振回路を上記第2の遅延手段と共に構成する第2の帰還手段と、

上記発振回路における発振周波数を検出する周波数検出手段と、

この発明は、位相同期ループ方式の信号遅延回路、クロック信号発生回路及びクロック信号発生 同路を備えた集積回路システムに関する。

(従来の技術)

入力クロック信号の2倍の周波数を持つクロック信号を出力する周波数を持つり路を接回路、発振回路の月波数及び位相が常に入力信号の周波数の何倍かにされ、かつ位相が一致するように、位相差を検出してフィードバック制御を行う位相同期ルーブ回路等は半導体集積回路内に必要に応じて構成される。

第15図はクロック信号発生回路の一種である 従来の周波数逓倍回路の構成を示すものであり、 第16図はそのタイミングチャートである。入力 クロック信号 CLK INは排他的(イクスクルーン) 〇R回路 121の一方入力端に供給されると共に、 インパータ122 及び容量 123からなる遅延回路 124にも供給される。上記遅延回路 124の遅延出 力信号 a はインパータ 125に供給される。このインパータ 125の出力信号 b は上記排他的 O R 回路 121の他方入力端に供給される。そして、この排他的OR回路 121から逓倍されたクロック信号CLKout が得られる。

第17図は、上記排他的OR回路 J21における 人出力信号の真理状態をまとめて示す図である。 排他的OR回路に入力クロック信号 CLK_{1N}と前記 インバータ 125の出力信号 b とが入力されること により、前記第16図のタイミングチャートに示 すように入力クロック信号 CLK_{1N}の 2 倍の周波数 を持つクロック信号 CLK_{0UT} が得られる。

また、第18図はクロック信号発生回路の一種である従来の位相同期ループ(Phase Locked Loop:以下、PLLと称する)方式のディジタル周波数シンセサイザの概略的な構成を示すプロック図である。VCO(電圧制御発振器) 131はローパスフィルタ 132の出力電位に応じて発振周波数が制御され、基準入力周波数より高い周波数(ここではN倍の周波数)で発振する。VCO 131で得られた周波数 f。(=Nfaer)はこれを必要とする他の回路に供給されると共に、分周

特性や容量の値は製造条件のばらつきに左右されると共に、インバータの特性は使用電源電圧及び周囲温度にも依存性があり、遅延量が一様に定まらないという問題がある。従って、出力クロック信号 CLKout の "H"レベル期間もしくは、L"レベル期間がほとんどない、切りゆるヒゲ状となり、場合によっては常に、"H"しくは、L"のままの状態になることもある。

器 133において 1 / N 分周され、位相検出器(位 相比較器) 134に入力される。この位相検出器 134では、1 / N 分周された f REP の位相及び周 波数が基準入力周波数と比較され、その比較結果 が上記ローパスフィルタ 132を通じて V C O 131 にフィードバックされる。このような構成により、 基準入力周波数に応じた位相差を持つ高い周波数 の信号を得ることができる。

第19図は上記周波数シンセサイザで使用される位相検出器の具体的な回路構成を示すものである。図示のように、この位相検出器はいくつかのNANDゲートとインバータとから構成されたエッジトリガー方式の良く知られたものである。なお、図中のRは前記基準入力周波数である。

ところで、前記第15図の周波数通倍回路では、 入力クロック信号 CLK INを遅延させ、排他的OR 回路 121の2つの入力信号の位相差を利用して出 カクロック信号 CLK out を得るようにしている。 しかし、所定の遅延量を得るためのインバータの

ある。

(発明が解決しようとする課題)

このように従来のクロック信号発生回路では、製造条件のバラッキ等の影響や電圧依存による使用条件等による影響を受けて、出力クロック信号が安定に得られないという欠点がある。

また、従来のクロック信号発生回路、特にディジタル周波数シンセサイザでは、入力クロックの ノイズにより誤動作し易い、回路パターンに工夫 が必要である、チップが大型化し、製造価格が高 価となる、入力クロック周波数に対し少数点以下の値を持つ任意倍の出力クロックを得ることができない、等の欠点がある。

この発明は上記のような事情を考慮してなされたものであり、その目的は、製造条件のバラツキ等の影響や電圧依存による使用条件等による影響を受けず、常に一定の遅延量を得ることができる信号遅延回路を提供することにある。

この発明の他の目的は、製造条件のバラッキ等の影響や電圧依存による使用条件等による影響を受けず、常に出力クロック信号を安定に得ることができるクロック信号発生回路を提供することにある。

この発明の他の目的は、複数個の集積回路でクロック信号を使用する際に、1個の集積回路内で多種類のクロック信号を形成し、これらクロック信号を他の集積回路に分配することにより、システムの小形化と消費電力の削減とを図ることができる集積回路システムを提供することにある。

「発明の構成]

この発明のクロック信号発生回路は、それぞれが制御信号に基づいて信号遅延時間が制御される少なくとも1個の遅延段からなり、入力信号を遅延する第1の遅延手段と、上記第1の遅延手段内の遅延段と同様に構成され、上記制御信号に基づいて信号遅延時間が制御される少なくとも1個の

(課題を解決するための手段と作用)

この発明の信号遅延回路は、それぞれが制御信 母に基づいて信号遅延時間が制御される少なくと も1個の遅延段からなり、入力信号を遅延して出 力信号を得る第1の遅延手段と、上記第1の遅延 手段における信号遅延量を検出する第1の論理回 路と、容量を有し、上記入力信号及び上記第1の 論理回路の検出信号に基づいてこの容量を基準化 流のそれぞれ任意倍の電流で充、放電制御するこ とによって直流電圧を発生すると共に、このとき の充、放電電流の能力比が上記入力信号と上記第 1の論理回路の検出信号とのパルス幅の比の逆数 となるように設定されたチャージポンプ回路と、 上記チャージポンプ回路の出力を上記第1の遅延 手段に制御信号として帰還する第1の帰還手段と、 上記制御信号に初期値を与える初期値設定手段と を具備したことを特徴とする。

上記信号遅延回路によれば、第1の遅延手段に 一定周波数の入力信号を供給することにより、こ の入力信号が各遅延段で遅延される。そして、各

遅延段からなる第2の遅延手段と、上記第1の遅 延手段における信号遅延量を検出する第1の論理 回路と、容量を有し、上記入力信号及び上記第1 の論理回路の検出信号に基づいてこの容量を基準 電流のそれぞれ任意倍の電流で充、放電制御する ことによって直流電圧を発生すると共に、このと きの充、放電電流の能力比が上記入力信号と上記 第1の論理回路の検出信号とのパルス幅の比の逆 数となるように設定されたチャージポンプ回路と、 上記チャージボンプ回路の出力を上記第1、第2 の各遅延手段に制御信号として帰還する第1の帰 退手段と、上記第2の遅延手段の出力をその入力 側に帰還させ、出力クロック信号を得るための発 振回路を上記第2の遅延手段と共に構成する第2 の帰還手段と、上記制御信号に初期値を与える初 期値設定手段とを具備したことを特徴とする。

上記クロック信号発生回路によれば、上記第2の遅延手段及び第2の帰還手段を追加して発振回路を構成することにより、この発振回路から入力信号よりも周波数が高くかつ一定の周波数を持つ

クロック信号を出力させることができる。

この発明のクロック信号発生回路は、それぞれ が制御信号に基づいて信号遅延時間が制御される 少なくとも1個の遅延段からなり、入力信号を遅 延する第1の遅延手段と、上記第1の遅延手段に おける入力信号に対する信号遅延量を検出する遅 延量検出手段と、上記入力信号と上記遅延量検出 手段の検出信号が供給され、両信号のパルス幅の 比に応じた直流電圧を発生するチャージポンプ回 路と、上記第1の遅延手段内の遅延段と同様に構 成され、上記制御信号に基づいて信号遅延時間が 制御される少なくとも1個の遅延段からなる第2 の遅延手段と、上記チャージポンプ回路の出力を 上記第1、第2の各選延手段に制御信号として帰 週する第1の帰還手段と、上記第2の遅延手段の 出力をその入力側に帰還させ、出力クロック信号・ を得るための発振回路を上記第2の遅延手段と共 に構成する第2の帰還手段と、上記発振回路にお ける発振周波数を検出する周波数検出手段と、上 記発振周波数検出手段の出力に応じて上記チャー

上記集積回路システムでは、1個の集積回路内に前記請求項3ないし6のいずれかに記載のクロック信号発生回路を複数個設け、これら複数個のクロック信号発生回路で発生されるクロック信号を他の集積回路に分配することにより、システムの小形化と消費電力の削減とを図ることができる。

(実施例)

以下、図面を参照してこの発明を実施例により説明する。

第1図はこの発明に係る信号遅延回路の構成を示す回路図である。この信号遅延回路は、基準電流設定回。路11、チャージポンプ回路12、ローバスフィルタ回路13、第1の遅延回路14、第1の論理回路15及び初期電圧設定回路16とから構成されている。

上記基準電流設定回路には、上記チャージポンプ回路12において、後述する容量に流し込む電流と流れ出る電流それぞれの基準電流値を設定するものであり、電源電圧 V ppの印加点と接地電圧 G N D の印加点との間に直列に挿入された 2 個の

ジポンプ回路における容量の充電もしくは放電を一定期間、継続もしくは停止させる制御手段とを具備したことを特徴とする。

上記クロック信号発生回路によれば、発振周波数検出手段の出力に応じてチャージポンプ回路における容量の充電もしくは放電を一定期間、継続もしくは停止させることにより、第2の発振回路の発振回路の充電もしくは放電が一定期回路の発振周波数が所望の値に上昇するまでの時間が短縮される。

この発明の集積回路システムは、前記請求項3ないし6のいずれかに記載のクロック信号発生回路が同一集積回路内に複数個設けられ、これら複数個のクロック信号発生回路内の前記各発振回路の出力を同一集積回路内の必要な箇所及び他の集積回路内に供給するように構成したことを特徴とする。

P チャネルの M O S トランジスタ 21、 22と、抵抗 23及び 2 個の N チャネルの M O S トランジスタ 24、 25で 構成されている。上記トランジスタ 21のゲートはそのドレイン、すなわちトランジスタ 22との 直列接統ノードである ノード 26に接続されている。上記トランジスタ 22のゲートにはこの 回路を動作可能にさせる イネーブル信号 Enableが インバータ 27を介して入力される。また、上記トランジスタ 25のゲートはトランジスタ 24との 直列接続ノードである ノード 28に接続されている。上記トランジスタ 24のゲートには上記イネーブル信号 Enableが入力される。

この回路では、イネーブル信号 Enableが "H"にされたときにトランジスタ 22、24がオンし、動作可能状態にされる。このとき、上記 4 個のトランジスタ 21、22、24、25及び抵抗 23を直列に介して所定の直流電流 I ref が流れる。そして、この電流値を低く押さえるためと、上記チャージポンプ回路 12における充、放電電流による電荷量を少なく押さえるため、上記抵抗 23の値によってこの

電流 1 ref の値が決定されるように、通常は抵抗28の値が上記各トランジスタ 21, 22, 24, 25のオン抵抗値よりも十分に大きくなるように設定されている。また、上記 1 ref の電流が流れているとき、上記ノード 28には電圧 V Pが、ノード 28には電圧 V Nがそれぞれ発生する。この両電圧 V P, V Nは上記チャージボンブ回路 12に供給される。

チャージボンプ回路12は、電源電圧 V ppの印加点と出力ノード29との間に直列に挿入された2個のPチャネルのMOSトランジスタ30、31と、出力ノード29と接地電圧GNDの印加点との間に直列に挿入された2個のNチャネルのMOSトランジスタ32、33と、出力ノード29に存在している上記トランジスタ31、32のドレイン容量や、配線容量等からなる寄生容量34によって構成されている。なお、この容量34は寄生容量以外に真のコンデンサを設ける場合もある。

上記両トランジスタ30、33の各ゲートには、上記基準電流設定回路11から出力される電圧VP、 VNそれぞれが供給される。また、上記トランジ

比及び場合によりトランジスタ 24と 32の 寸法比に基づいて決定される。例えばトランジスタ 25の W / L を 1 と仮定すると、トランジスタ 33の W / L は A 2 (ただし、 A 2 は正の値である) に 設定されている。

ここで、上記トランジスタ 30、 31は出力ノード 29に接続されている容量 34に対して電流を流し込む 動きをし、入力信号 CLK i Nが "L"であり、トランジスタ 31がオン状態にされている 期間により 容量 34か 充電される。他方、 2個の N チャネル M O S トランジスタ 32、 33は上記容量 34から 電流を流し出す 働きをし、 論理回路 15の 出力信号 c が で H"であり、トランジスタ 32がオン状態にされている期間に、トランジスタ 33によって決定される電流値により容量 34が 放電される。

ローパスフィルタ回路13は、上記チャージボンプ回路12の出力ノード29の電圧、すなわち容量34の端子電圧を平滑することによって直流電圧を得るものであり、抵抗35と容量36とから構成されて

スタ31のゲートには一定周波数の入力信号 CLk INが供給される。さらに、上記トランジスタ32のゲートには、論理回路15からの出力信号 c が供給される。

上記チャージポンプ回路12内のトランジスタ30 は上記基準電流設定回路11内のトランジスタ21と 共にカレントミラー回路を構成している。そして、 上記トランジスタ30に流れる電流値は、上記基準 電流 I ref と、トランジスタ 21と 30の 寸法比及び 場合によりトランジスタ22と31の寸法比に基づい て決定される。例えばトランジスタ21のW/L (チャネル幅とチャネル長の比の値であり、この 値に応じてそのトランジスタの電流能力が決定さ れる)を1と仮定すると、トランジスタ30のWノ LはA1(ただし、A1は正の値である)に設定 されている。同様にチャージポンプ回路12内のト ランジスタ 33は上記基準電流設定回路 11内のトラ ンジスタ25と共にカレントミラー回路を構成して おり、このトランジスタ33に流れる電流値は、上 記基準電流 1 ref と、トランジスタ 25と 33の 寸法

いる。なお、上記容量 34の値が十分に大きい場合には、このローパスフィルタ回路 13内の容量 36ないしは抵抗 35、もしくはローパスフィルタ回路 13 そのものを省略できる場合もある。そして、このローパスフィルタ回路 13の出力信号 d は遅延回路 14に供給される。

遅延回路14は、それぞれが同様に構成され、かつ縦続接続された例えば3個の遅延段37,38,39で構成されている。そして、最前段の遅延段37には上記入力信号 CLK I Nが供給され、遅延段37,38の出力信号a,bはそれぞれの後段の遅延段に入力信号として順次供給され、最後段の遅延段39の出力信号が遅延クロック信号 CLK out として取り出される。

上記各遅延段 37、38、39はそれぞれ、入力ノード 40に一端が接続された P チャネルの M O S トランジスタ 41と、このトランジスタ 41の 他端に入力端が接続された インバータ 42と、このインバータ 42の 出力端に一端が接続された P チャネルの M O S トランジスタ 43と、このトランジスタ 43の

他端に入力端が接続され、出力端が出力ノード 4.4 に接続されたインバータ 4.5 と、出力ノード 4.4 に入力端が接続されたインバータ 4.6 とから構成されている。これら各遅延段 3.7、3.8、3.9 内のトランジスタ 4.1、4.3 の各ゲートには上記ローバスフィルタ回路 1.3 の出力信号 d が並列に供給される。

論理回路 15は前記信号 c を得る ための回路であり、例えば、上記遅延段 38内のインバータ 46の出力信号を反転するインバータ 47と、このインバータ 47の出力信号及び上記遅延段 37内のインバータ46の出力信号が供給される N A N D ゲート 48と、この N A N D ゲート 48と、

初期電圧設定回路16は、電源電圧Vonの印加点と接地電圧GNDの印加点との間に直列に挿入され、電源電圧Vonを所定の抵抗比で分割した電圧V1を発生する2個の抵抗50、51と、この分割電圧V1を上記イネーブル信号Enableに応じて上記ローバスフィルク回路13の出力信号dのノードに出力制御するPチャネル及びNチャネルのMOS

ℓ2内に容量34から放電される電荷量Q ℓ は次式で与えられる。

 $Q_{\perp} = I \text{ ref } \cdot A 2 \cdot t 2 \qquad \cdots 2$

ここで、t1/t2の比の値がA2/A1の比の値に一致したとき、上記Qxは次の式で与えられる。

Q_H - I ref · A 1 · t 1

- I ref · A 1 · ((A 2 / A 1) · t 2)

- I ref • A 2 • t 2 - Q L ... 3

上記のように、 t 1 / t 2 = A 2 / A 1 のとき、すなわちトランジスタ 30と 33の電流能力にが、ルカ信号 CLK」Nと論理回路 15の出力信号 c のパルス幅の比の逆数と一致しているときはでいるとの過 34に流れらび地域と流れ出れ電荷量とが等 5 くなり 電子 となり、各遅延回路 14内の 各遅延 6 ではは 5 ・ランジスタ 41、43 それぞれのオン抵抗値が一定となり、各遅延段における信号遅延量も一定になる。

トランジスタからなる伝送ゲート 52及びイネーブル信号 Enableを反転するインバータ 53とから構成されている。なお、上記電圧V1は、上記第1の選延回路 14内の各運延段で所望する遅延量が得られるような値の近辺に設定されている。

次に上記のように構成された回路の作用を第2 のタイミングチャートを用いて説明する。イネーブル信号Enableが『H』にされると、基準電流設定回路11内のトランジスタ22、24がオンしのと基準電流設定回路11が動作状態にされる。このとき、チャージボンプ回路12内のトランジスタ31がオンする場合を考える。このとき、入力信号 CLKINが の期間であり、この期間 t 1 内に容量34に充電される電荷量 Q K は次式で与えられる。

Q_H = I ref · A 1 · t 1 ... 1

次に、チャージボンプ回路12内のトランジスタ32がオンする場合を考える。このとき、論理回路15の出力信号 c が "H" の期間であり、この期間を第 2 図に示すように t 2 とすると、この期間

いま仮に、チャージポンプ回路 12内のトランジスタ 30における前記 A 1 の値が 2 に、トランジスタ 33における前記 A 2 の値が 8 にそれぞれ設定されており、A 2 / A 1 の値が 4 にされているとき、この回路の動作は、t 1 / t 2 = 4、 すなわち、t 1 = 4・t 2 となるような場合に安定する。

ここで、もし仮に、 t 1 > 4 · t 2 になったときを考える。チャージポンプ回路 12内の容量 34に 充電される電荷量と、この容量 34から放電される 電荷量との差 Q 。は次式で与えられる。

 $Q_D = I \text{ ref } \cdot Al \cdot tl - I \text{ ref } \cdot A2 \cdot 12$

- I ref • A1 • t1 - 4 I ref • A1 • t2

- I ref · A1 (t1 - 4 t2) ... 4

ここで、 t 1 > 4 ・ t 2 であるから、上記4式のQ n は、Q n > 0 となる。すなわち、この場合には、容量34に対する充電電荷量の方が放電電荷量よりも多くなり、ローパスフィルタ回路13の出力信号dの電圧値は上昇する。これにより、遅延回路14の各遅延段内のトランジスタ41、43のオン抵抗値が高くなり、各遅延段における信号遅延

量は増大する。すなわち、図中の信号 a とりの遅延時間差である t 2 が大きくなる。この状態は、t 1 > 4・t 2 の状態から t 1 = 4・t 2 の状態 となるまで続く。そして、t 1 - 4・t 2 の状態になると、容量 34に対する充電電荷量と放電電荷量と放電電荷量とが等しくなり、信号 d の電圧値の上昇が止まり、このまま安定する。

を満足させるような値に素早く安定させることができる。この結果、上記実施例の信号遅延回路によれば、所望する信号遅延量を動作開始後、短時間で得ることができる。

なお、この実施例ではA1とA2との比(A2 /A1)の値を4に設定し、遅延回路4には3個の遅延段を設けることによって、3・t2の遅延時間を得る場合について説明したが、これはA2 /A1の値及び遅延回路4内の遅延段の数を必要に応じて増減することにより、種々の遅延時間を得ることができることはもちろんである。

第3図はこの発明に係るクロック信号発生回路の構成を示す回路図である。この実施例回路では、上記第1図の信号遅延回路に対し、第2の遅延回路 17と、この遅延回路 17の出力信号をその入力側に帰還する帰還手段としてのNANDゲート 55からなるリング型発振回路 56を追加するようにしたものである。

上記第2の遅延回路17はそれぞれが前記第1の 遅延回路14内の3個の各遅延段37、38、39のそれ が止まり、このまま安定する。

このように遅延回路14の各遅延段における遅延量 t 2 は、上記 A 1 と A 2 の比の値に基づき、上記 F + ージポンプ回路12、ローパスフィルタ回路13、遅延回路14及び論理回路15からなる P L L ループにより、常に一定値となるように制御される。すなわち、この実施例の場合、入力信号 CLK INが L でになっている期間 t 1 の 1 / 4 に相当する遅延量を各遅延段で得ることができ、入力クロック信号 CLK INに対する出力クロック信号 CLK OUTの遅延時間は3・t 2となる。

ところで、イネーブル信号 Enableが "L"の初期状態のときは、初期電圧設定回路 16内の伝送ゲート 52が導通しているので、2個の抵抗 51、52による分割電圧 V 1 がローバスフィルタ 回路 13の出力信号 d のノードに出力されている。この後、イネーブル信号 Enableが "H" となり、上記のように P L L ループが動作を開始する際、出力信号 d の値は予め所定値に設定されているため、その後、出力信号 d の電圧値は前記 t 1 = 4・t 2の関係

ぞれと同様に構成され、縦続接続された2個の遅延段57、58で構成されている。そして、前記第1の遅延回路14の場合と同様に、両遅延段57、58内の各2個のトランジスタ41、43(第1図に図示)のゲートには前記ローパスフィルタ回路13の出力信号dが並列に供給されている。

上記 N A N D ゲート 5.5には、上記第 2 の遅延回路 1.7の出力 クロック信号 CLK out A 及びイネーブル信号 Enableが 入力され、この N A N D ゲート 5.5の出力は第 2 の遅延回路 1.7の入力側に帰還されている。

この実施例のクロック信号発生回路において、第1の遅延回路14及び第2の遅延回路17内の各遅延段はそれぞれ、前記と同様にA2/A1の値が4のときに、入力クロック信号 CLK:Nの1/8周期の遅延量を有するものとする。このとき、2個の遅延段57、58からなる第2の遅延回路17は、イネーブル信号Enableが"H"の期間にインバータとして動作するNANDゲート55の出力を、1/8周期×2段=1/4周期だけ遅延する。このた

め、リング型発振回路 56の出力信号 CLKoutaの周波数、すなわち発振周波数 f は、 1 / (入力クロック信号の 1 / 8 周期に相当する時間× 2 段× 2)となる。すなわち、出力信号 CLKoutaの周波数 f は入力信号 CLKinの 2 倍の周波数になる。なお、第 4 図にこの実施例回路のタイミングチャートを示す。

このような構成において、イネーブル信号 Enableが "L" であり、初期電圧設定回路16から 分割電圧V1がローパスフィルタ回路13の出力信 母すのノードに出力されているとき、伝送ゲート 59はオフ状態であり、MOSトランジスタ80は オンしている。従って、このとき、オン状態の MOSトランジスク60を介して第2の遅延回路17 における信号dの経路が"H"に設定され、第2 の遅延回路17及びインバータ61からなるリング型 発振回路 56の発振動作が停止する。次にイネーブ ル信号Enableが"H"にされ、前記PLLループ が動作を開始した後、第1の遅延回路14で所望す る遅延量が得られるようになった時点でイネーブ ル信号Enable', Enable'が活性化される。これ により、伝送ゲート59がオン、MOSトランジス タ 60が オ フ し 、 ロ ー パ ス フ ィ ル タ 回 路 13の 出 力 信 号 d が 第 2 の 遅 延 回 路 17 に 供 給 さ れ 、 リ ン グ 型 発 振回路 56の発振動作が開始される。

このような構成によれば、リング型発振回路 5 6 の発振動作が開始された直後から、その出力信号 で所望する周波数の出力信号 CLKoutaを得ることができる。

上記伝送ゲート 59は、前記イネーブル信号Enable、Enable、b も所定時間遅れて活性化されるイネーブル信号Enable、Enable、により制御されるようになっており、上記MOSトランジスタ60のゲートにはイネーブル信号Enable、が供給される。

CLKoutAの周波数は所望値に近い値となる。このため、この信号 CLKoutAを使用する図示しない他の回路では、その動作がほぼ正規の周波数のクロック信号で制御されることになり、安定した動作が行われる。

路15に入力される。

上記発振周波数検出回路19には前記一定周波数の入力信号 CLKoutaが供給される。そして、上記発振周波数検出回路19は、信号 CLKoutaの周波数に応じた信号 e を発生する。この信号 e は上記一方の論理ゲート回路 G 2 に供給される。

れている。上記前段のバイナリカウンタ回路71の CLK端子には前記リング型発振回路56の出力信号 CLKoutaが供給され、上記インバータ77の出力は上記パイナリカウンタ回路71、72の各CL (クリア信号)入力端子に並列に供給される。

また、論理ゲート回路 G 1 は、前記第 1 の論理回路 15の出力信号 c 及び上記発振周波数検出回路 19の出力信号 e が供給される N O R ゲート 78と、イネーブル信号 Enableを反転するインバータ 79の出力信号が供給される N O R ゲート 78とインバータ 79の出力信号が供給される N O R ゲート 80とから構成されており、この N O R ゲート 80の出力信号が前記信号 c ′としてチャージポンプ回路 12内のトランジスタ 32のゲートに供給される。

この実施例回路ではさらに、ローバスフィルタ回路13の出力信号 d のノードと電源電圧 V ppの印加点との間に、イネーブル信号 Enableがゲートに供給されている P チャネルの M O S トランジスタ81が挿入されていると共に、入力信号 CLKinはイネーブル信号 Enableと共に N A N D ゲート 82に供

る。

第7図のクロック信号生回路は、一方の論理ゲート回路 G 1 を設けた場合の具体的回路構成を示すものである。

発振周波数検出回路19は、それぞれQ出力端子 の信号がD入力端子に帰還され、前段のQ出力端 子の信号が後段のCLK(クロック信号)入力端 子に供給され、4進のバイナリカウンタを構成す る2個のバイナリカウンタ回路71、72と、上記両 バイナリカウンタ回路71、12のQ出力端子の信号 が並列に供給されるNANDゲート73と、上記 NANDゲート73の出力信号が一方の入力として、 イネーブル信号Enableが他方の入力としてそれぞ れ供給される2個のNANDゲートからなるフロ ップフロップ回路74と、上記フロップフロップ回 路14の出力を反転して信号 Cikoutaの周波数に応 じた信号 e を発生するインバータ75と、イネーブ ル 信号 Enable及び入力信号 CLK inからの信号が供 給されるNANDゲート76及びこのNANDゲー ト16の出力を反転するインバータ11とから構成さ

給され、さらにインバータ83を介して各ノードに供給されている。なお、前記第2の信号遅延回路17内には1個の遅延段57のみが設けられている。

いま、この実施例回路において、発振周波数検 出回路19が設けられていない場合、チャージポン プ回路12内のトランジスタ30における前記A1の 値と、トランジスタ 83における前記A2の値と の比であるA2/A1の値が20にされているとす る。このとき、リング型発掘回路56の出力信号 CLKoutaは、前記1~4式より入力信号 CLKinに 対し10倍の周波数で安定発振するはずである。 ところが、イネーブル信号Enableが "L" から "H"に立ち上がった直後には、ローパスフィル タ回路 13の出力ノードの信号 d はトランジスタ 81 によって電源電圧Vppに初期設定されている。こ のため、イネーブル信号Enableが "H" になって この回路が動作を開始し、ローパスフィルタ回 路13の出力信号 d が降下し、 CLKoutaが CLKinの 10倍の周波数に達して安定発振するまでの値に 信号dの電圧が至るまでにはかなりの時間が必要

である。しかしながら、上記実施例回路では発振 周波数検出回路19が設けられているために、上記 時間を大幅に短縮することが可能である。

以下、上記実施例回路の動作を第8図のタイミングチャートを用いて説明する。

号 c のレベルに無関係にチャージポンプ回路 12では容量 84の放電動作(ディスチャージ)が継続的に行われる。これにより、信号 d の電圧値は一定の傾きで低下していく。

これは、本来ならば信号 c に基づき、前記第2 図中に示したような1段当たり遅延量 t 2 の期間に容量 34がディスチャージ制御され、信号 d の電圧値が制御されるものである。しかし、この実施例の場合には、信号 d の電圧値が V ppに近い場合には信号 c によらずに強制的に容量 34を継続的にディスチャージさせることにより、信号 d の電圧 値を急速に所望する値に接近させることができる。

そして、CLKINの"H"期間に CLKoutaが3発以上存在するようになると(CLKouta、の局被数が CLKINの6倍以上になると)、フロップフロップ回路74の出力信号gが"H"となり、信号eは"L"となる。このとき、論理回路G1は論理回路15からの出力信号cをそのままで、として出力するため、前記第1図の実施例回路と同様な動作により容量34の充、放電が行われ、入力信号

CLK:Nに対して10倍の周波数で安定発振するようにリング型発振回路56の動作が制御される。

第9図のクロック信号生回路は、上記第6図の 実施例回路において、他方の論理ゲート回路G2 を設けた場合の具体的回路構成を示すものである。

この場合、発振周波数検出回路19は、前記第7 図のものからインバータ75が取り除かれており、フロップフロップ74の出力信号が信号 e として出力される。

また、論理ゲート回路 G 2 は、前記インバータ83の出力信号を反転するインバータ84と、このインバータ84の出力信号及び上記発振周波数検出回路19の出力信号 e が供給される N A N D ゲート85の出力信号が前記信号 CLK IN' としてチャージポンプ回路12内のトランジスタ81のゲートに供給される。

この実施例回路では、リング型発振回路 5 6の出力信号 CLKoutadteのまま外部に出力されずに、上記発振周波数検出回路 1 9の出力信号 e のレベル

に応じて出力されるようになっている。すなわち、信号 CLKoutaは信号 e と共にNANDゲート 8 6 に 供給されされ、このNANDゲート 8 6 の出力信号 はインバータ 8 7 に供給され、このインバータ 8 7 の 出力信号 CLKoutsが外部に出力されるようになっ ている。さらにこの実施例回路では、接地電圧 GNDと信号 dのノードとの間にNチャネルの MOSトランジスタ 8 8 のソース、ドレイン間が挿 入されている。そして、このトランジスタ 8 8 のゲートには、第10図に示すように前記信号 Enable に同期したワンショット・パルス信号 enable 1 が 供給される。

この実施例回路では第10図のタイミングチャートに示すように、Enableが "H"になり、この回路が動作を開始し始めた時から、 CLK INの "H"期間に CLK OUTAが3発存在するようになるまで、NANDゲート73の出力信号fは "H"のままになっている。このため、発振周波数検出回路19の出力信号e は "L"となる。このとき、論理ゲート回路G 2では、入力信号 CLK INに無関係に

CLK_{IN}' が "H" となり、この信号 CLK_{IN}' がゲ - トに供給されるチャージポンプ回路12内のトラ ンジスタ31はオフ状態になる。したがって、この 期間では、入力信号 CLKinのレベルに無関係にチ + - ジポンプ回路12では容量34の充電動作(プリ チャージ)が継続的に行われなくなる。また、信 号dのノードと接地電圧GNDとの間に挿入され ているトランジスタ 88は、信号 enableが "H" に 立ち上がった際にオン状態にされ、これにより信 号dのノードの電圧が確実に降下することになる。 すなわち、信号Enableが"H"になった後に第1 の信号遅延回路14内の遅延段37、38におけるイン バータ46(いずれも第5図中に図示)の出力レベ ルが定まらず、これらの出力が不確定となり、仮 に信号 c のノードが "L" でかつ信号 d のノード がディスチャージされずに "H" レベルがダイナ ミック的に保持されるような場合でも、上記ト ランジスタ 8.8がオンすることによって信号 d のノ ードの電圧がいくらかでも降下することになる。 これにより、第1の信号遅延回路14に入力信号

また、この実施例回路では、 CLKoutaの周波数が CLKinの 6 倍以上になり、発振周波数検出回路19の出力信号eが "H" になった時点でNANDゲート86が開き、 CLKoutaと同じ周波数の信号CLKoutsが外部に出力される。

なお、上記実施例回路では、Enableが " L " になったとき、初期設定用あるいはEnableの " L "

期間中のゲートフローティング対策として、信号 EnableもしくはEnableを入力するブルアップ、ブルダウン用トランジスタを第1の信号遅延回路14 内の各遅延段におけるインバータ42、45(いずれも第5図中に図示)の入力側に設ける場合もある。

このように上記第7図及び第9図の実施例回路では、リング型発振回路56の発振周波数を検出する回路を設けたことにより、前記第1図の実施例回路のように初期電圧設定回路16により信号はに初期電圧を与えた場合と同様に、信号はの電圧をより早く所定値に設定することができる。

第11図はこの発明の他のクロック信号発生回路の構成を示す回路図である。この実施例回路は3種類の異なるクロック信号を発生する回路であり、基本的には3個の回路ブロック91,92,93で構成されている。

一つのプロック 91は、前記基準電流設定回路 11 を除いて前記第 5 図の実施例回路と同様に構成さ れている。すなわち、このブロック91はチャージ ポンプ回路12、ローパスフィルタ回路13、第1の 遅延回路14、第1の論理回路15、初期電圧設定回 路16、第2の遅延回路17及び帰還手段としてのイ ンバータ61を備えており、第2の遅延回路17内に は2個の遅延段が設けられている。他のブロック 92は、チャージポンプ回路12、ローパスフィルタ 回路13、第1の遅延回路14、第1の論理回路15、 初期電圧設定回路16及び第2の論理回路94を備え ている。このブロック92内の第2の論理回路94は、 同じプロック内の第1の遅延回路14の出力信号及 び入力信号 CLKinに基づき入力信号 CLKinと同じ 周波数の2相のクロック信号φ1,φ2を発生す る。なお、上記第2の論理回路 84については後に 詳述する。残りのブロック 83は、前記基準電流設 定回路11を除いて前記第5図の実施例回路と同様 に構成されている'。すなわち、このブロック93は チャージポンプ回路12、ローパスフィルタ回路18、 第1の遅延回路14、第1の論理回路15、初期電圧 設定回路16、第2の遅延回路17及び帰還手段とし

てのインバータ 61を備えており、第2の遅延回路 17内には1個の遅延段のみが設けられている。そして、上記3個のブロック 91、92、93にはこれら3個のブロックに共通に設けられた1個の基準電流設定回路 11から前記電圧 VP、VNが供給されている。

第12図は上記ブロック 92内に設けられた第2の論理回路 94の詳細な構成を示すものである。図において、入力信号 CLKIN及び同じブロック内の第1の遅延回路 14における最終段の遅延段 39のインバータ 46の出力信号とが入力される NANDゲート 95、上記両信号をそれぞれ反転する 2個のインバータ 96、97の出力信号が入力される NANDゲート 98、上記両 NANDゲート 98、上記両 NANDゲート 95、98の各出力信号をそれぞれ反転する 2個のインバータ 99、100とから構成されている。

上記 実施 例 回路 で は、 第 1 3 図 の タ イ ミ ン グ チャート に 示 す よ う に 、 ブ ロ ッ ク 9 1 は 入 力 信 号 CLK 1 N か ら 出 力 信 号 CLK 0 U T 1 を 作 り 、 ブ ロ ッ ク 9 2

かっこの L S I 110に水晶振動子 113及び容量 114を外付けすることにより、他の 2 個の L S I では発振 回路 等を設けることが 不要になり、 L S I 111, 112の小型化や消費電流の削減を図ることができる等の効果を得ることができる。

[発明の効果]

第14図は上記第11図の回路を用いたこの発明の実施例の集積回路システムの構成を示すブロック図である。この回路は、第11図に示すように3種類の異なるクロック信号 CLKouti、 CLKoutz、 φ 1 , φ 2を発生する回路を1個のLSI 110で発生させた3種類のクロック信号 CLKoutz、 φ 1 , φ 2を他のLSI 111, 112に分配させるようにしたものである。この場合、LSI 110内にのみ前記入力信号 CLKinを発生させるための発振回路を内蔵させ、


4. 図面の簡単な説明


第1図はこの発明の一実施例に係る信号遅延回 路の構成を示す回路図、第2図は上記実施例回路 のタイミングチャート、第3図はこの発明の他の 実施例に係るクロック信号発生回路の構成を示す 回路図、第4図は上記第3図の実施例回路のタイ ミングチャート、第5図はこの発明の他の実施例 に係るクロック信号発生回路の構成を示す回路図、 第6図はこの発明の他の実施例に係るクロック信 号発生回路の構成を示すブロック図、第7図は上 記第6図の実施例回路の具体的な構成を示す回路 図、第8図は上記第7図の回路のタイミングチャ ― ト、第9図は上記第6図の実施例回路の他の具 体的な構成を示す回路図、第10図は上記第9図 の回路のタイミングチャート、第11回はこの発 明の他のクロック信号発生回路の構成を示す回路 図、第12図は上記第11図の実施例回路で使用 される一部回路の具体的な構成を示す回路図、第 13図は上記第11図の回路のタイミングチャー ト、第14図は上記第11図の回路を用いたこの

発明の実施例の集積回路システムの構成を示すブロック図、第15図は従来の周波数通倍回路の回路図、第16図は上記従来の周波数通倍回路のタイミングチャート、第17図は上記第15図のおける数 通倍回路で使用される排他的0R回路のディジタル周波数シンセサイチのは、第19図ははである。


11… 基準電流設定回路、12… チャージポンプ回路、13… ローパスフィルタ回路、14… 第1の遅延回路、15… 第1の論理回路、16… 初期電圧設定回路、17… 第2の遅延回路、18… 帰還手段、19… 発振周波数検出回路、55… 帰還手段としてのNANDゲート、56… リング型発振回路、61… 帰還手段としてのインバータ、G1, G2… 論理ゲート回路、91, 92, 93… 回路プロック、94… 第2の論理回路、110, 111, 112… LSI。


出願人代理人 弁理士 鈴江武彦







第 (図






第 4 図






第 6 図


特開平4-105411 (17)




第 7 図




第8図







第10図




第二日図




特開平4-105411 (20)





CLKIN	b	CLKout
0	0	0
ı	0	_
0	1	
ı	ı	0

第 17 図



-74-

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第3区分 【発行日】平成6年(1994)9月9日

【公開番号】特開平4-105411 【公開日】平成4年(1992)4月7日 【年通号数】公開特許公報4-1055 【出願番号】特願平2-223620 【国際特許分類第5版】

HO3H 11/26

A 8628-5J

H03L 7/00

A 8730-5J

手続補正書

平成 售.3.74日

特許庁長官 麻 生 波 殿

1. 事件の表示

特顏平 2 - 2 2 3 6 2 0 号

2. 発明の名称

信号連延回路、クロック信号発生回路 及び集階回路システム

3. 補正をする者

事件との関係 特許出願人

(307) 株式会社 東芝

(ほか1名)

4. 代理人

東京都千代田区質が関3丁目7個2号 鈴 榮 内 外 園 特 許 事 務 所 内 〒100 電話03 (3502) 3181 (大代数)

(5847) 弁理士 的 江 武

- 5. 自発精正
- 6. 補正により減少する請求項の数 2
- 7. 補正の対象

明細音

8. 棚正の内容

特許請求の範囲を別紙の通り訂正する。



(1) 入力信号を制御信号に応じた時間だけ運延して出力する可変運延手段と、 上記可変運延手段における信号運延量を検出する論理回路と、

容量を有し、上記入力信号及び上記拾種回路の検出信号に基づいてこの容量を 基準解読のそれぞれ任意信の確論で充、技電制御することによって直接理圧を発 生し、上記可変基延手段に対して上記制制信号として供給すると共に、このとき の充、故電電流の能力比が上記入力信号と上記給理回路の検出信号とのベルス幅 の比の逆数となるように設定されたチャージボンブ回路と、

上記制即信号に初期値を与える初期値設定手段

とを具備したことを特徴とする信号運転回路。

(8) それぞれが結節信号に基づいて信号運運時間が宇宙される少なくとも1 個の運延段からなり、人力信号を遅延して出力信号を得る可変運延手段と、

上記可変運延手段における信号運延量を検出する論理回路と、

客量を有し、上記入力信号及び上記論理回路の検出信号に基づいてこの容量を 基準電流のそれぞれ任意倍の電流で充、放電制御することによって直旋電圧を発 生し、上記可変遅延手象に対して上記制御信号として供給すると共に、このとき の充、放電電流の能力比が上記入力信号と上記論理回路の検出信号とのパルス幅 の比の逆数となるように数定されたチャージボンブ回路と、

上記制御信号に初期値を与える初期値設定手段

とを具備したことを特徴とする信号遅延回路。

(8) それぞれが制御信号に基づいて信号足延時間が制胸される少なくとも1 個の遅延段からなり、入力信号を基延して出力信号を得る第1の可及遅延手段と、 上記第1の可変遅延手段における信号遅延量を検出する論理回路と、

客量を有し、上記入力信号及び上記論理回路の検出信号に基づいてこの容量を 基準電流のそれぞれ任意信の電流で充、放電制御することによって直流電圧を発生し、上記第1の可変遅延手段に対して上記制御信号として供給すると共に、このときの充、放電電流の能力比が上記入力信号と上記論項回路の検出信号とのバルス幅の比の運動となるように設定されたチャージポンプ回路と、

上記制御信号に初期値を与える初期値設定手段と、



それぞれが上記可変遅延手段内の遅延段と同様に構成され、それぞれが上記 チャージボンブ回路で発生された制御信号に基づいて信号遅延時間が制御され、 個数個の遅延股が多敗機能された第2の可変遅延手段と、

上記第2の可変運延手数における終験の遅延数の出力を初散の遅延数に帰還す る帰還手数

とを具備したことを特徴とするクロック信号発生回路。

(4) それぞれが制御信号に基づいて信号運運時間が帰腹される少なくとも1 個の選延数からなり、入力信号を選延して出力信号を得る第1の可変遅延手段と、 上記第1の可変遅延手段における信号遅延量を検出する論理回路と、

上記第1の可能運延手段内の運延股と両様に構成され、上記制御信号に基づい て信号基理時間が制御される少なくとも1個の運延限からなる第2の可象運延手 股と、

<u>容量を有し、この容量を所定の電流の充、放電制御することによって直接電圧を発生し、この電圧を上記第1、第2の可変遅延手段に前記制即信号として供給するチャージボンブ回路と、</u>

上記制即信号に初期値を与える初期値設定手段と、

上記第2の可変遅延手数の出力をその人力側に帰還させ、クロック信号を得る

ための発展回路を上記第2の可変遅延手段と共に構成する帰還手段と、

上記発援回路における発展周波数を検出する周波数検出手段と、

上記周波敦検出手段の出力に応じて上記チャージボンプ回路における上記客量

の充電もしくは放電を一定期間、継続もしくは停止させる制御手段

とを具備したことを特徴とするクロック信号発生回路。

(5) 請求項3、4のいずれか1つに記載のクロック信号発生回路が設けられた た第1の集積回路と、

上記第1の集積回路のクロック信号発生回路で発生されるクロック信号が供給 される少なくとも1個の第2の集積回路

とを具備したことを特徴とする集積回路システム。

出願人代理人 弁理士 鈴 江 武 彦